Γινόμενο RC και υπολογισμός καθυστερήσεων σε κύκλωμα

C_{gd}, C_{gs}, C_{gb} -> Oxide Caps

C_{db}, C_{sb} -> Junction Caps

C_{int} -> Inteconnect Cap



$$C_{load} = C_{gdn} + C_{gdp} + C_{dbn} + C_{dbp} + C_{int} + C_{gb}$$



$$C_{load} = C_{gdn} + C_{gdp} + C_{dbn} + C_{dbp} + C_{int} + C_{gb}$$

DELAY DEFINITIONS



Avg Prop Delay

$$\tau_P = \frac{\tau_{PHL} + \tau_{PLH}}{2}$$

$$V_{50\%} = V_{OL} + 0.5\,[V_{OH} - V_{OL}] = 0.5\,[V_{OL} + V_{OH}]$$

OUTPUT VOLTAGE RISE & FALL TIMES



$$V_{10\%} = V_{OL} + 0.1\,[V_{OH} - V_{OL}]$$

$$V_{90\%} = V_{OL} + 0.9\,[V_{OH} - V_{OL}]$$

Φόρτιση πυκνωτή μέσω αντίστασης

Εάν αρχικά, η τάση στο άκρο του πυκνωτή είναι 0, τότε για την τάση σε χρόνο t, V(t) θα έχουμε



$$V(t) = (1 - e^{-\frac{t}{RC}}) \cdot V_{DD}$$

Αποφόρτιση πυκνωτή

- Εάν αρχικά, η τάση στο άκρο του πυκνωτή είναι V_{DD}, τότε για την τάση σε χρόνο t, V(t) θα έχουμε

$$V(t) = e^{-\frac{t}{RC}} \cdot V_{DD}$$



Τι είναι το γινόμενο RC

- Όπως φαίνεται από τους παραπάνω τύπους δεν ενδιαφέρει μεμονωμένα η αντίσταση και η χωρητικότητα αλλά το γινόμενο τους (γινόμενο RC)
  - Για παράδειγμα η συνάρτηση V(t) είναι η ίδια για R=10 kΩ και C=10 pF η R=20 kΩ και C=5pF
  - Το γινόμενο RC μονάδες χρόνου (RC=(V/I)x(Q/V)=Q/I)

- Προσοχή το γινόμενο RC δεν μας δίνει το χρόνο που θέλει να ολοκληρωθεί η διαδικασία. (Αυτός είναι άπειρος)
- Το γινόμενο RC μας επιτρέπει εύκολα να συγκρίνουμε διαφορετικές σχεδιάσεις ως προς την ταχύτητα. (Εάν το γινόμενο είναι n φορές μεγαλύτερο αναμένουμε και η διαδικασία να είναι n φορές ποιο αργή).
- Πρακτικά μπορούμε να θεωρήσουμε ότι μια διαδικασία ολοκληρώνεται σε 2-3 φορές το γινόμενο RC

CMOS και RC γινόμενο

- Για να χρησιμοποιήσουμε το RC γινόμενο θα πρέπει να αντικαταστήσουμε τα τρανζίστορ με πυκνωτές και αντιστάσεις
- Τυπικά αντικαθιστούμε το τρανζίστορ με μια αντίσταση και ένα πυκνωτή
  - Ο πυκνωτής αντιπροσωπεύει την χωρητικότητα της πύλης (εναλλακτικά μπορούμε να έχουμε και επιπλέον παρασιτικούς πυκνωτές)

- Η αντίσταση συνδέει την πηγή με την εκροή.
  - Εάν το τρανζίστορ είναι ενεργό τότε έχουμε μία ισοδύναμη αντίσταση (effective resistance)
  - Εάν το τρανζίστορ δεν είναι ενεργό τότε θεωρούμε ότι δεν υπάρχει σύνδεση μεταξύ πηγής και καταβόθρας (η ισοδύναμη αντίσταση θα είναι άπειρη)
  - Η τιμής της ισοδύναμη αντίστασης είναι αντιστρόφως ανάλογη του πλάτους του τρανζίστορ W

- Η τιμής της ισοδύναμη αντίστασης είναι ανάλογη του μήκους του τρανζίστορ L
- Στην πραγματικότητα η αντίσταση ανάμεσα στην πηγή και την καταβόθρα ενός τρανζίστορ δεν είναι σταθερή αλλά μεταβάλλεται ανάλογα με τις εφαρμοζόμενες τάσεις. Η ισοδύναμη αντίσταση θα ήταν αυτή που θα είχε το ίδιο αποτέλεσμα
- Για τιμές της τάσης τροφοδοσίας αρκετά μεγαλύτερες της τάσης κατωφλίου η ισοδύναμη αντίσταση είναι αντιστρόφως ανάλογη της τάσης τροφοδοσίας

Προσοχή

- Δεν υπάρχει RC γινόμενο για ένα τρανζίστορ
  - Στην τυπική περίπτωση η χωρητικότητα της πύλης και η ισοδύναμη αντίσταση του τρανζίστορ ανήκουν σε διαφορετικά επίπεδα.
- Τυπικά (εάν αγνοήσουμε παρασιτικές χωρητικότητες) υπολογίζουμε μια ισοδύναμη αντίσταση είτε για το p-MOS είτε για το n-MOS δίκτυο (ανάλογα με ποιο είναι ενεργό)

Ισοδύναμα κυκλώματα για τρανζίστορ



Ενεργό n-MOS

Ανενεργό n-MOS



Ενεργό p-MOS



Ανενεργό p-MOS

Παράδειγμα

- Θεωρούμε μία πύλη NAND με ισοδύναμη αντίσταση για κάθε n-MOS τρανζίστορ 6 KΩ και για p-MOS τρανζίστορ 10 KΩ. Εάν στην έξοδο της πύλης είναι συνδεδεμένος πυκνωτής C με χωρητικότητα 50 fF υπολογίστε το γινόμενο RC για τις ακόλουθες μεταβολές στην είσοδο
- 01 σε 11
- 11 σε 00
- Η μόνη χωρητικότητα που λαμβάνουμε υπόψη είναι η χωρητικότητα C

01 σε 11





$$RC_{\gamma\iota\nu\acute{o}\mu\varepsilon\nu o} = (6\text{K}\Omega + 6\text{K}\Omega)\cdot 50\,fF = 12\cdot 50\,ps = 600\,ps = 0.6ns$$

11 σε 00





$$RC_{\gamma\iota\nu\acute{o}\mu\varepsilon\nu o} = \frac{10\mathrm{K}\Omega \cdot 10\mathrm{K}\Omega}{10K\Omega + 10\mathrm{K}\Omega} \cdot 50\, fF = 5 \cdot 50\, ps = 250\, ps = 0.25 ns$$

Κανόνες

- Για μεταβολή από λογικό “0” σε λογικό “1” χρησιμοποιούμε την ισοδύναμη αντίσταση που δίνει το τμήμα p-MOS
- Το τμήμα n-MOS πρέπει να έχει άπειρη αντίσταση
- Αντικαθιστούμε τρανζίστορ p-MOS με την ακόλουθη λογική
  - Εάν η πύλη του τρανζίστορ έχει τελική λογική τιμή “0” αντικαθιστάτε από ισοδύναμη αντίσταση
  - Εάν η πύλη του τρανζίστορ έχει τελική λογική τιμή “1” αντικαθιστάτε από άπειρη αντίσταση

- Για μεταβολή από λογικό “1” σε λογικό “0” χρησιμοποιούμε την ισοδύναμη αντίσταση που δίνει το τμήμα n-MOS
- Το τμήμα p-MOS πρέπει να έχει άπειρη αντίσταση
- Αντικαθιστούμε τρανζίστορ n-MOS με την ακόλουθη λογική
  - Εάν η πύλη του τρανζίστορ έχει τελική λογική τιμή “1” αντικαθιστάτε από ισοδύναμη αντίσταση
  - Εάν η πύλη του τρανζίστορ έχει τελική λογική τιμή “0” αντικαθιστάτε από άπειρη αντίσταση

Ερώτηση

- Γιατί έχουμε ζεύγος τιμών εισόδου αφού για το $RC_{γινόμενο}$ χρησιμοποιούμε μόνο τις τελικές τιμές;
- Γιατί καθυστέρηση υπάρχει (και κατά συνέπεια $RC_{γινόμενο}$) μόνο όταν υπάρχει αλλαγή της λογικής τιμής της εξόδου
  - Δεν έχει νόημα να υπολογίσουμε $RC_{γινόμενο}$ για αλλαγή στις εισόδους από 10 σε 00.

Παράδειγμα

- Θεωρήστε τις ακόλουθες πύλες



- Όλα τα τρανζίστορ της πύλης NAND είναι ελάχιστου μεγέθους με
  - Ισοδύναμη αντίσταση για τα p-MOS τρανζίστορ 10 KΩ
  - Ισοδύναμη αντίσταση για τα n-MOS τρανζίστορ 5 KΩ
  - Χωρητικότητα πύλης για κάθε τρανζίστορ 50 fF
- Τα τρανζίστορ του αναστροφέα έχουν ελάχιστο μήκος και για το πλάτος τους υπάρχουν οι ακόλουθες 4 επιλογές
  - i) n-MOS ελάχιστο πλάτος, p-MOS ελάχιστο πλάτος
  - ii) n-MOS ελάχιστο πλάτος, p-MOS 1.5 φορές το ελάχιστο πλάτος
  - iii) n-MOS 1.5 φορές ελάχιστο πλάτος, p-MOS 1.5 φορές το ελάχιστο πλάτος
  - iv) n-MOS ελάχιστο πλάτος, p-MOS 2 φορές το ελάχιστο πλάτος

- Ποια λύση οδηγεί σε ελάχιστη καθυστέρηση μέσω των δύο πυλών;
- Ποια λύση έχει τη χαμηλότερη κατανάλωση;
- Ποια λύση έχει το ελάχιστο γινόμενο ενέργειας-καθυστέρησης;
  - Ως καθυστέρηση θεωρήστε τη μέγιστη σε κάθε περίπτωση

- Θεωρήστε ότι οι μόνες χωρητικότητες που λαμβάνουμε υπόψη είναι οι χωρητικότητες πύλης κάθε τρανζίστορ και η χωρητικότητα (300 fF στην έξοδο)

Περίπτωση (i)

- Καθυστέρηση
  - Για άνοδο στην έξοδο

  (3·5ΚΩ) ·(50fF+50fF)+(10ΚΩ·300fF)=...=4.5ns
  - Για κάθοδο στην έξοδο

  (10ΚΩ)·(50fF+50fF)+(5ΚΩ·300fF)=...=2.5ns
- Ενέργεια - ανάλογη της χωρητικότητας

  a ·C=a ·((100fF)+(300fF))=a·400fF

(όπου a συνάρτηση της τάσης λειτουργίας)

- Γινόμενο ενέργειας-καθυστέρησης

(4.5ns) · a·(400fF)=a ·1.8 ·ns ·pF

Περίπτωση (ii)

- Καθυστέρηση
  - Για άνοδο στην έξοδο

  (3·5KΩ) ·(50fF+50fF·1.5)+((10KΩ/1.5)·300fF)=...=3.875ns
  - Για κάθοδο στην έξοδο

  (10KΩ)·(50fF+50fF ·1.5)+(5KΩ·300fF)=...=2.75ns
- Ενέργεια - ανάλογη της χωρητικότητας

  a ·C=a ·((125fF)+(300fF))=a·425fF

(όπου a συνάρτηση της τάσης λειτουργίας)
- Γινόμενο ενέργειας-καθυστέρησης

(3.875ns) · a·(425fF)=a ·1.646875 ·ns ·pF

Περίπτωση (iii)

- Καθυστέρηση
  - Για άνοδο στην έξοδο

  (3·5KΩ) ·(50fF·1.5 +50fF·1.5)+((10KΩ/1.5) ·300fF)=...=4.25ns
  - Για κάθοδο στην έξοδο

  (10KΩ)·(50fF·1.5 +50fF·1.5)+((5KΩ/1.5) ·300fF)=...=2.5ns
- Ενέργεια - ανάλογη της χωρητικότητας

  a ·C=a ·((150fF)+(300fF))=a·450fF

(όπου a συνάρτηση της τάσης λειτουργίας)

- Γινόμενο ενέργειας-καθυστέρησης

(4.25ns) · a·(450fF)=a ·1.9125 ·ns ·pF

Περίπτωση (iv)

- Καθυστέρηση
  - Για άνοδο στην έξοδο

  (3·5KΩ) ·(50fF+50fF·2)+((10KΩ/2) ·300fF)=...=3.75ns
  - Για κάθοδο στην έξοδο

  (10KΩ)·(50 fF+50fF·2)+(5KΩ·300fF)=...=3ns
- Ενέργεια - ανάλογη της χωρητικότητας

  a ·C=a ·((150fF)+(300fF))=a·450fF

(όπου a συνάρτηση της τάσης λειτουργίας)
- Γινόμενο ενέργειας-καθυστέρησης

(3.75ns) · a·(450fF)=a ·1.6875 ·ns ·pF

RC γινόμενο με πολλαπλά RC στάδια



- Σε αυτή την περίπτωση το RC γινόμενο είναι

  R1·(C1+C2)+R2·C2 ή R1·C1+(R1+R2)·C2

Γενικότερη περίπτωση



- Το RC γινόμενο είναι

$$\sum_{i=1}^{n}\left(R_i \cdot \sum_{j=i}^{n} C_j\right) \quad \text{ή} \quad \sum_{i=1}^{n}\left(C_i \cdot \sum_{j=1}^{i} R_j\right)$$

Υπολογισμός RC γινομένου για δύο τμήματα

- Ας θεωρήσουμε ένα τμήμα από i=1 μέχρι k και ένα δεύτερο τμήμα από i=k+1 μέχρι n
- Το πρώτο τμήμα έχει
  - συνολική αντίσταση

$$R_A = \sum_{i=1}^{k} R_i$$

  - RC γινόμενο

$$RC_A = \sum_{i=1}^{k} (R_i \cdot \sum_{j=i}^{k} C_j)$$

- Το δεύτερο τμήμα έχει
  - συνολική χωρητικότητα

$$C_B = \sum_{i=k+1}^{n} C_i$$

  - RC γινόμενο

$$RC_B = \sum_{i=k+1}^{n} (R_i \cdot \sum_{j=i}^{n} C_j)$$

- Το συνολικό RC γινόμενο είναι

$$\sum_{i=1}^{n}(R_i \cdot \sum_{j=i}^{n} C_j) = \sum_{i=1}^{k}(R_i \cdot \sum_{j=i}^{n} C_j) + \sum_{i=k+1}^{n}(R_i \cdot \sum_{j=i}^{n} C_j) =$$

$$\sum_{i=1}^{k}(R_i \cdot (\sum_{j=i}^{k} C_j + \sum_{j=k+1}^{n} C_j)) + RC_B = \sum_{i=1}^{k}(R_i \cdot (\sum_{j=i}^{k} C_j + C_B)) + RC_B =$$

$$\sum_{i=1}^{k}(R_i \cdot (\sum_{j=i}^{k} C_j)) + \sum_{i=1}^{k}(R_i \cdot C_B) + RC_B = RC_A + (\sum_{i=1}^{k} R_i) \cdot C_B + RC_B =$$

$$RC_A + R_A \cdot C_B + RC_B$$

RC γινόμενο για όμοια στάδια

- Ας θεωρήσουμε ότι R_i=R για κάθε i=1,..,n και C_i=C για κάθε i=1,..,n

$$\sum_{i=1}^{n}(R_i \cdot \sum_{j=i}^{n} C_j) = \sum_{i=1}^{n}(R\sum_{j=i}^{n} C) = R\cdot C\cdot \sum_{i=1}^{n}(\sum_{j=i}^{n} 1) =$$

$$R\cdot C\cdot \sum_{i=1}^{n}(n-i+1) = R\cdot C\cdot(\sum_{i=1}^{n}(n) - \sum_{i=1}^{n}(i) + \sum_{i=1}^{n}(1)) =$$

$$R\cdot C\cdot(n\cdot \sum_{i=1}^{n}(1) - \frac{(n+1)\cdot n}{2} + n) = R\cdot C\cdot(n^2 - \frac{(n+1)\cdot n}{2} + n) =$$

$$R\cdot C\cdot(\frac{2\cdot n^2 - (n+1)\cdot n + 2\cdot n}{2}) = R\cdot C\cdot \frac{n^2+n}{2} = R\cdot C\cdot \frac{(n+1)\cdot n}{2}$$

Πύλη με εσωτερικές χωρητικότητες

- Ας θεωρήσουμε την ακόλουθη πύλη



- Υπολογίστε το RC γινόμενο για την ακόλουθη μεταβολή στις εισόδους

(ABC=110) → (ABC=111)

εάν η ισοδύναμη αντίσταση για κάθε n-MOS τρανζίστορ είναι 5 ΚΩ.

- Οι αντιστάσεις των τρανζίστορ RA, RB και RC είναι ίσες με R=5KΩ
- Το RC γινόμενο είναι

$R_A \cdot (C1+C2+C3)+R_B \cdot (C2+C3)+R_C \cdot C3=$

$R \cdot ((C1+C2+C3)+ (C2+C3)+\cdot C3)=$

$5K\Omega \cdot (320fF+310fF+300fF)=..=4.65ns$

Γενική περίπτωση πύλης NAND

- Ας θεωρήσουμε την πύλη NAND n εισόδων. Η πύλη θα έχει
  - n p-MOS τρανζίστορ παράλληλα στο p-MOS τμήμα
  - n n-MOS τρανζίστορ σε σειρά στο n-MOS τμήμα
- Ας θεωρήσουμε επίσης ότι υπάρχουν παρασιτικές χωρητικότητες προς το υπόβαθρο από την πηγή και την καταβόθρα σε κάθε τρανζίστορ

- Για απλότητα ας θεωρήσουμε ότι όλα τα τρανζίστορ είναι ελάχιστου μεγέθους με όλες τις παρασιτικές χωρητικότητες ίσες με C και ότι η ισοδύναμη αντίσταση είναι Rn για τα n-MOS τρανζίστορς και Rp για τα p-MOS.
- Στην έξοδο θεωρώ χωρητικότητα C_L
- Στην περίπτωση που έχω n εισόδους θα έχω
  - n n-MOS τρανζίστορς σε σειρά με 2C παρασιτική χωρητικότητα ανάμεσα σε κάθε ζεύγος από τρανζιστορ

- Στο τελευταίο n-MOS συνδέονται nC παρασιτικές χωρητικότητες από τις καταβόθρες των p-MOS τρανζίστορ
- C παρασιτική χωρητικότητα της καταβόθρας του n-MOS
- Και τέλος C_L η χωρητικότητα που οδηγείται από την πύλη


A1
A2
. . .
An
An
An-1
A2
A1
C_L+(n+1)C
2C
2C
2C

- Για την αποφόρτιση το κύκλωμα έχει n στάδια
  - Τα πρώτα n-1 στάδια έχουν αντίσταση Rn και χωρητικότητα 2C το καθένα
  - το τελευταίο στάδιο έχει επίσης αντίσταση Rn αλλά χωρητικότητα $C_L+(n+1)C$

- Χωρίζουμε το κύκλωμα σε δύο τμήματα
  - Τμήμα Α που περιλαμβάνει τα n-1 πρώτα στάδια
  - Τμήμα Β που περιλαμβάνει το τελευταίο στάδιο

- Για το πρώτο τμήμα το RC γινόμενο RC_A είναι

$$RC_A = R_n \cdot 2 \cdot C \cdot \frac{n \cdot (n-1)}{2} = R_n \cdot C \cdot n \cdot (n-1)$$

- Και η αντίσταση R_A είναι

$$R_A = (n-1) \cdot R_n$$

- Για το δεύτερο τμήμα το RC γινόμενο RC_B είναι

$$RC_B = R_n \cdot (C_L + (n+1) \cdot C)$$

- Και η χωρητικότητα για το δεύτερο τμήμα είναι

$$C_B = C_L + (n+1) \cdot C$$

Συνολικό RC

- Το συνολικό γινόμενο RC θα είναι:

$$RC_A + R_A \cdot C_B + RC_B =$$

$$= (R_n \cdot C \cdot n \cdot (n-1)) + ((n-1) \cdot R_n) \cdot (C_L + (n+1) \cdot C) + (R_n \cdot (C_L + (n+1) \cdot C)) =$$

$$= R_n \cdot ((n \cdot (n-1) + (n-1) \cdot (n+1) + (n+1)) \cdot C + ((n-1)+1) \cdot C_L) =$$

$$= R_n \cdot ((n^2 - n + n^2 - 1 + n + 1) \cdot C + n \cdot C_L) =$$

$$R_n \cdot (2 \cdot n^2 \cdot C + n \cdot C_L)$$

Εναλλακτική Λύση

- Το πρώτο τμήμα αποτελείται από n στάδια με αντίσταση R_n και χωρητικότητα 2C το καθένα και το δεύτερο τμήμα αποτελείται από ένα στάδιο με μηδενική αντίσταση και χωρητικότητα $(n-1)C+C_L$

- Για το πρώτο τμήμα θα έχω

- Το RC γινόμενο RC_C θα είναι

$$RC_C = R_n \cdot 2 \cdot C \cdot \frac{(n+1) \cdot n}{2} = R_n \cdot C \cdot (n+1) \cdot n$$

- Και η αντίσταση θα είναι

$$R_C = n \cdot R_n$$

- Για το δεύτερο τμήμα θα έχω

- Το RC γινόμενο, RC_D θα είναι μηδενικό εφόσον η αντίσταση σε αυτό το τμήμα είναι μηδενική

- Η χωρητικότητα C_D θα είναι

$$C_D = C_L + (n-1) \cdot C$$

Συνολικό RC

- Το συνολικό γινόμενο RC θα είναι

$$RC_C + R_C \cdot C_D + RC_D =$$

$$= (R_n \cdot C \cdot (n+1) \cdot n) + (n \cdot R_n) \cdot (C_L + (n-1) \cdot C) + 0 =$$

$$= R_n \cdot (((n+1) \cdot n + n \cdot (n-1)) \cdot C + n \cdot C_L) =$$

$$= R_n \cdot ((n^2 + n + n^2 - n) \cdot C + n \cdot C_L) =$$

$$= R_n \cdot (2 \cdot n^2 \cdot C + n \cdot C_L)$$

Παράδειγμα

- Για R_n=5 KΩ, C=5 fF και C_L=100 fF έχω τα ακόλουθα αποτελέσματα

Αριθμός εισόδων	Γινόμενο RC
1	0.55 ns
2	1.20 ns
3	1.95 ns
4	2.80 ns
5	3.75 ns
6	4.80 ns
7	5.95 ns
8	7.20 ns
9	8.55 ns
10	10.00 ns

ESTIMATION OF INTERCONECT PARASITICS



PARASITIC RESISTANCE:

$$R_{metal} = \rho \frac{L}{Wt} = R_{sheet} \frac{L}{W}$$

fringing fields



$FF = C_{total}/C_{PP}$ -> FRINGING-FIELD FACTOR

FF -> INC as t/h -> INC, W/h <- DEC, and W/L -> INC

(SEE PLOT FF in FIG. 6.18 of TEXT)

$$C_{total} = \varepsilon\left[\frac{W-\frac{t}{2}}{h} + \frac{2\pi}{\ln\left(1+\frac{2h}{t}+\sqrt{\frac{2h}{t}\left(\frac{2h}{t}+2\right)}\right)}\right] \text{ pF}/\mu\text{m L} \quad \text{for } W \geq t/2$$

$$C_{total} = \varepsilon\left[\frac{W}{h} + \frac{\pi\left(1-0.0543\frac{t}{2h}\right)}{\ln\left(1+\frac{2h}{t}+\sqrt{\frac{2h}{t}\left(\frac{2h}{t}+2\right)}\right)} + 1.47\right] \text{ pF}/\mu\text{m L}$$

for $W < t/2$


A
Z_out
Z_c
B
RLCG Transmission Line
C
V_A
τ_delay
t
V_B
|Z_out| << |Z_c|
τ_buffer + τ_flight
τ_rise
τ_settle
t

Γινόμενο RC για γραμμή

- Ας υποθέσουμε ότι έχουμε μία γραμμή με τα ακόλουθα χαρακτηριστικά
- r=10 Ω/μm (αντίσταση ανά μονάδα μήκους)
- c=10 aF/μm (χωρητικότητα ανά μονάδα μήκους)
- l=1000 μm (μήκος γραμμής)
- Ποιό είναι το RC γινόμενο της γραμμής;

Υπόθεση 1

- Η γραμμή αποτελείται από 10 τμήματα
- Άρα κάθε τμήμα έχει μήκος 1000μm/10=100μm
- Η αντίσταση ενός τμήματος θα είναι 100μm επί 10 Ω/μm ίση με 1000Ω
- Η χωρητικότητα ενός τμήματος θα είναι 100μm επί 10aF/μm ίση με 1000 aF

- Υποθέτοντας ότι η χωρητικότητα είναι "συγκεντρωμένη" στο τέλος του τμήματος θα έχω ένα κύκλωμα 10 σταδίων με αντίσταση 1000 Ω και χωρητικότητα 1000 aF ανά στάδιο. Άρα το RC γινόμενο είναι

$$1000\Omega \cdot 1000aF \cdot \frac{(10+1)\cdot 10}{2} = 0.055ns$$

Υπόθεση 2

- Η γραμμή αποτελείται από 100 τμήματα
- Άρα κάθε τμήμα έχει μήκος 1000μm/100=10μm
- Η αντίσταση ενός τμήματος θα είναι 10μm επί 10 Ω/μm ίση με 100Ω
- Η χωρητικότητα ενός τμήματος θα είναι 10μm επί 10aF/μm ίση με 100 aF

- Υποθέτοντας ότι η χωρητικότητα είναι "συγκεντρωμένη" στο τέλος του τμήματος θα έχω ένα κύκλωμα 100 σταδίων με αντίσταση 100 Ω και χωρητικότητα 100 aF ανά στάδιο. Άρα το RC γινόμενο είναι:

$$100\Omega \cdot 100aF \cdot \frac{(100+1)\cdot 100}{2} = 0.0505ns$$

Υπόθεση 3

- Η γραμμή αποτελείται από n τμήματα
- Άρα κάθε τμήμα έχει μήκος 1000μm/n
- Η αντίσταση ενός τμήματος θα είναι 1000μm/n επί 10 Ω/μm ίση με 10000Ω/n
- Η χωρητικότητα ενός τμήματος θα είναι 1000μm/n επί 10 aF/μm ίση με 10000aF/n

- Υποθέτοντας ότι η χωρητικότητα είναι "συγκεντρωμένη" στο τέλος του τμήματος θα έχω ένα κύκλωμα n σταδίων με αντίσταση 10000Ω/n και χωρητικότητα 10000aF/n ανά στάδιο. Άρα το RC γινόμενο είναι

$$\left(10000\Omega / n\right)\cdot\left(10000\alpha F / n\right)\cdot\frac{(n+1)\cdot n}{2} = 0.05ns\cdot\frac{n+1}{n}$$

- Το όριο για n τείνει στο άπειρο είναι

$$\lim_{n\to\infty}(0.05ns\cdot\frac{n+1}{n}) = 0.05ns$$

Γενική περίπτωση

- Έχω n τμήματα
  - μήκος l/n
  - αντίσταση r(l/n)
  - χωρητικότητα c(l/n)
- Γινόμενο RC

$$\left(r \cdot \frac{l}{n}\right) \cdot \left(c \cdot \frac{l}{n}\right) \cdot \frac{(n+1) \cdot n}{2} = \frac{r \cdot c \cdot l^2}{2} \cdot \frac{n+1}{n}$$

- Το όριο για n τείνει στο άπειρο είναι:

$$\lim_{n\to\infty}\left(\frac{r\cdot c\cdot l^2}{2}\cdot\frac{n+1}{n}\right)=\frac{r\cdot c\cdot l^2}{2}$$

Γραμμή με χωρητικότητα στο τέλος της

- Ας υποθέσουμε ότι έχουμε μία γραμμή με τα ακόλουθα χαρακτηριστικά
- r=10 Ω/μm (αντίσταση ανά μονάδα μήκους)
- c=10 aF/μm (χωρητικότητα ανά μονάδα μήκους)
- l=1000 μm (μήκος γραμμής)
- Μια χωρητικότητα 50 fF στο τέλος της γραμμής
- Ποιό είναι το RC γινόμενο του κυκλώματος;

- Υποθέτουμε ότι έχουμε δύο τμήματα
  - Τη Γραμμή
  - Τον Πυκνωτή

- Για τη γραμμή έχω
  - Γινόμενο RC

$$RC_A = \frac{r \cdot c \cdot l^2}{2} = \frac{10\Omega / \mu m \cdot 10aF / \mu m \cdot (1000\mu m)^2}{2} = \frac{100a\sec \cdot 1000^2}{2} = 0.05ns$$

  - Αντίσταση

$$R_A = r \cdot l = 10\Omega / \mu m \cdot 1000\mu m = 10K\Omega$$

- Για τον πυκνωτή έχω:
  - Γινόμενο RC μηδέν, δεν υπάρχει αντίσταση (RC_B=0)
  - Χωρητικότητα 50 fF, (C_B=50 fF)
- Συνολικά θα έχω:

$$RC_{total} = RC_A + R_A \cdot C_B + RC_B = 0.05ns + 10K\Omega \cdot 50fF + 0 =$$
$$= 0.05ns + 0.5ns = 0.55ns$$

- Τι θα γινότανε εάν το μήκος της γραμμής ήταν δεκαπλάσιο;
- Για τη γραμμή έχω
  - Γινόμενο RC

$$RC_A = \frac{r \cdot c \cdot l^2}{2} = \frac{10\Omega / \mu m \cdot 10aF / \mu m \cdot (10000\mu m)^2}{2} = \frac{100a\sec \cdot 10000^2}{2} = 5ns$$

  - Αντίσταση

$$R_A = r \cdot l = 10\Omega / \mu m \cdot 10000\mu m = 100K\Omega$$

- Συνολικά θα έχω:

$$RC_{total} = RC_A + R_A \cdot C_B + RC_B = 5ns + 100K\Omega \cdot 50\,fF + 0 =$$

$$= 5ns + 5ns = 10ns$$

RC γινόμενο με αναστροφέα στην είσοδο

- Ας υποθέσω ότι έχω αναστροφέα με τα ακόλουθα χαρακτηριστικά
  - Χωρητικότητα εισόδου 50 fF
  - Ισοδύναμη αντίσταση και για το n-MOS και για το p-MOS transistor 10ΚΩ
- Πιο είναι το RC γινόμενο εάν τοποθετήσω τον αναστροφέα στην είσοδο της γραμμής

- Η γραμμή παραμένει η ίδια
- r=10 Ω/μm (αντίσταση ανά μονάδα μήκους)
- c=10 aF/μm (χωρητικότητα ανά μονάδα μήκους)
- l=10000 μm (μήκος γραμμής)
- Μια χωρητικότητα 50 fF στο τέλος της γραμμής

- Μπορώ να υποθέσω ότι έχω δύο τμήματα

- Το πρώτο είναι ο αναστροφέας με
  - Αντίσταση R_A=10ΚΩ
  - Γινόμενο RC_A=0, η χωρητικότητα είναι μηδέν

- Το δεύτερο τμήμα είναι η γραμμή με τον πυκνωτή στην έξοδο της
  - Το γινόμενο RC το έχουμε υπολογίσει και είναι 10ns
  - Η χωρητικότητα C_B θα είναι το άθροισμα της χωρητικότητας της γραμμής C_{line} και της χωρητικότητας στην έξοδο C_{load}

- Άρα το RC γινόμενο θα είναι

$$RC_A + R_A \cdot C_B + RC_B = 0 + 10K\Omega \cdot (C_{line} + C_{load}) + 10ns =$$

$$10K\Omega \cdot (50\,fF + c \cdot l) + 10ns = 10K\Omega \cdot (50\,fF + 10aF / \mu m \cdot 10000\,\mu m) + 10ns =$$

$$10K\Omega \cdot (50\,fF + 100\,fF) + 10ns = 10K\Omega \cdot 150\,fF + 10ns = 1.5ns + 10ns = 11.5ns$$

Γενική περίπτωση

- Γραμμή που οδηγείται από αντίσταση R_{driver}
- Μήκος γραμμής l, αντίσταση ανά μονάδα μήκους r και χωρητικότητα ανά μονάδα μήκους c
- Χωρητικότητα στη έξοδο C_{load}

- Χωρίζω το κύκλωμα σε δύο τμήματα
- Τμήμα A, περιλαμβάνει την αντίσταση R_{driver}
- Τμήμα B, περιλαμβάνει την γραμμή και τη χωρητικότητα C_{load}
- Το τμήμα B το χωρίζω σε δύο τμήματα C και D
- Τμήμα C, περιλαμβάνει την γραμμή, με χωρητικότητα C_L και αντίσταση R_L
- Τμήμα D, περιλαμβάνει τη χωρητικότητα C_{load}

Το γινόμενο RC είναι

$$RC_A + R_A \cdot C_B + RC_B =$$

$$0 + R_{driver} \cdot (C_C + C_D) + \left[RC_C + R_C \cdot C_D + RC_D\right] =$$

$$= R_{driver} \cdot (C_L + C_{load}) + \left[\frac{r \cdot c \cdot l^2}{2} + R_L \cdot C_{load} + 0\right] =$$

$$= R_{driver} \cdot (c \cdot l + C_{load}) + \frac{r \cdot c \cdot l^2}{2} + r \cdot l \cdot C_{load} =$$

$$= R_{driver} \cdot C_{load} + (R_{driver} \cdot c + r \cdot C_{load}) \cdot l + \frac{r \cdot c \cdot l^2}{2}$$

Εναλακτική Λύση

- Το RC γινόμενο για τρία διαδοχικά τμήματα (καθένα με οποιοδήποτε αριθμό διαδοχικών σταδίων) δίνεται από

$$RC_A + RC_B + RC_C + R_A \cdot (C_B + C_C) + R_B \cdot C_C$$

- Χωρίζω το κύκλωμα σε τρία τμήματα
  - Τμήμα A, αντίσταση R_{driver}
  - Τμήμα B, γραμμή
  - Τμήμα C, χωρητικότητα C_{load}

Το RC γινόμενο θα είναι

$$RC_A + RC_B + RC_C + R_A \cdot (C_B + C_C) + R_B \cdot C_C =$$

$$0 + \frac{r \cdot c \cdot l^2}{2} + 0 + R_{driver} \cdot (C_L + C_{load}) + R_L \cdot C_{load} =$$

$$= \frac{r \cdot c \cdot l^2}{2} + R_{driver} \cdot (c \cdot l + C_{load}) + r \cdot l \cdot C_{load} =$$

$$= R_{driver} \cdot C_{load} + (R_{driver} \cdot c + r \cdot C_{load}) \cdot l + \frac{r \cdot c \cdot l^2}{2}$$

Εισαγωγή Αναστροφέα στην γραμμή

- Ας υποθέσουμε ότι εισάγουμε έναν αναστροφέα στο μέσο της γραμμής. Ποιό θα είναι το καινούργιο γινόμενο RC;
- Για την γραμμή έχουμε τις ακόλουθες υποθέσεις
- r=10 Ω/μm (αντίσταση ανά μονάδα μήκους)
- c=10 aF/μm (χωρητικότητα ανά μονάδα μήκους)
- l=10000 μm (μήκος γραμμής)

- Για τον αναστροφέα έχουμε τις ακόλουθες υποθέσεις Χωρητικότητα εισόδου 50 fF
- Ισοδύναμη αντίσταση και για το n-MOS και για το p-MOS transistor 10KΩ
- Υποθέτουμε επίσης ότι η γραμμή οδηγείται από αντίσταση 10KΩ και οδηγεί χωρητικότητα 50 fF
- Εφαρμόζω τον τύπο και παίρνω:

$$RC_{\mathrm{section}} = R_{driver} \cdot C_{load} + (R_{driver} \cdot c + r \cdot C_{load}) \cdot l + \frac{r \cdot c \cdot l^2}{2} =$$

$$= 10K\Omega \cdot 50\,fF + (10K\Omega \cdot 10aF/\mu m + 10\Omega/\mu m \cdot 50\,fF) \cdot l + \frac{(10aF/\mu m \cdot 10\Omega/\mu m) \cdot l^2}{2} =$$

$$= 0.5ns + (100\,fs/\mu m + 500\,fs/\mu m) \cdot l + \frac{0.1 fs/\mu m^2}{2} \cdot l^2 =$$

$$= 0.5ns + (600\,fs/\mu m) \cdot l + (0.05\,fs/\mu m^2) \cdot l^2$$

- Στην περίπτωση που έχω ένα τμήμα μήκους l_1 το γινόμενο RC είναι

$$RC_{section} = 0.5ns + (600\,fs/\mu m)\cdot l_1 + (0.05\,fs/\mu m^2)\cdot l_1^2$$

- Στην περίπτωση που έχω δύο τμήματα μήκους $l=l_1/2$ το γινόμενο RC είναι

$$RC_{section} = 2\cdot(0.5ns + (600\,fs/\mu m)\cdot l + (0.05\,fs/\mu m^2)\cdot l^2) =$$

$$= 2\cdot(0.5ns + (600\,fs/\mu m)\cdot(l_1/2) + (0.05\,fs/\mu m^2)\cdot(l_1/2)^2) =$$

$$= 2\cdot 0.5ns + (600\,fs/\mu m)\cdot l_1 + \frac{(0.05\,fs/\mu m^2)\cdot l_1^2}{2}$$

Γενική περίπτωση (η αντίσταση για το πρώτο στάδιο και κυρίως η χωρητικότητα για το δεύτερο στάδιο συχνά διαφέρουν)

- Στη γενική περίπτωση υποθέτουμε ότι μπορούμε να χωρίσουμε την γραμμή σε n τμήματα, αρχικά η καθυστέρηση είναι:

$$R_{driver} \cdot C_{load} + (R_{driver} \cdot c + r \cdot C_{load}) \cdot l + \frac{r \cdot c \cdot l^2}{2}$$

Με n στάδια είναι

$$n \cdot (R_{driver} \cdot C_{load} + (R_{driver} \cdot c + r \cdot C_{load}) \cdot (\frac{l}{n}) + \frac{r \cdot c \cdot \left(\frac{l}{n}\right)^2}{2}) =$$

$$= n \cdot R_{driver} \cdot C_{load} + (R_{driver} \cdot c + r \cdot C_{load}) \cdot l + \frac{r \cdot c \cdot l^2}{2 \cdot n} =$$

- Υπάρχει ένας βέλτιστος αριθμός από στάδια
  - Για μικρές γραμμές ο απαιτούμενος αριθμός σταδίων είναι μικρός
  - Για μεγάλες γραμμές (μεγάλου μήκους) ο απαιτούμενος αριθμός σταδίων είναι μεγαλύτερος

Για να υλοποιήσω μία AND πύλη 4 εισόδων έχω δύο επιλογές

- Χρήση δύο NAND πυλών 2 εισόδων και μίας NOR πύλης 2 εισόδων
- Χρήση μίας NAND πύλης 4 εισόδων και μίας NOT πύλης
- Τα τρανζίστορ έχουν χωρητικότητα στην πύλη 50 fF και ισοδύναμη αντίσταση 8KΩ τα p-MOS και 5KΩ τα n-MOS
- Στην έξοδο είναι συνδεδεμένος πυκνωτής με χωρητικότητα 100 fF.
- Υπολογίστε το γινόμενο RC όταν όλες οι είσοδοι γίνονται από λογικό "0" λογικό "1"

Υλοποίηση με χρήση NOR πύλης

- Για το πρώτο επίπεδο το RC γινόμενο θα είναι

$$(2 \cdot 5\mathrm{K}\Omega) \cdot (50\, fF + 50\, fF) = 10K\Omega \cdot 100\, fF = 1ns$$

- Για το δεύτερο επίπεδο το RC γινόμενο θα είναι

$$(2 \cdot 8\mathrm{K}\Omega) \cdot 100\, fF = 16K\Omega \cdot 100\, fF = 1.6ns$$

- Και άρα συνολικά έχω 1ns+1.6ns=2.6ns

Υλοποίηση με χρήση NOT πύλης

- Για το πρώτο επίπεδο το RC γινόμενο θα είναι

$$(4 \cdot 5\mathrm{K}\Omega) \cdot (50\,fF + 50\,fF) = 20K\Omega \cdot 100\,fF = 2ns$$

- Για το δεύτερο επίπεδο το RC γινόμενο θα είναι

$$8\mathrm{K}\Omega \cdot 100\,fF = 8K\Omega \cdot 100\,fF = 0.8ns$$

- Και άρα συνολικά έχω 2ns+0.8ns=2.8ns

Υπολογισμός RC γινομένου για χωρητικότητα στην έξοδο 300 fF (εξετάζω πρώτα τη λύση με NOR πύλη)

- Για το πρώτο επίπεδο το RC γινόμενο θα είναι

$$(2 \cdot 5\mathrm{K}\Omega) \cdot (50\, fF + 50\, fF) = 10 K\Omega \cdot 100\, fF = 1 ns$$

- Για το δεύτερο επίπεδο το RC γινόμενο θα είναι

$$(2 \cdot 8\mathrm{K}\Omega) \cdot 300\, fF = 16 K\Omega \cdot 300\, fF = 4.8 ns$$

- Και άρα συνολικά έχω 1ns+4.8ns=5.8ns

Με χρήση NOT

- Για το πρώτο επίπεδο το RC γινόμενο θα είναι

$$(4 \cdot 5\mathrm{K}\Omega) \cdot (50\, fF + 50\, fF) = 20K\Omega \cdot 100\, fF = 2ns$$

- Για το δεύτερο επίπεδο το RC γινόμενο θα είναι

$$8\mathrm{K}\Omega \cdot 300\, fF = 2.4ns$$

- Και άρα συνολικά έχω 2ns+2.4ns=4.4ns

Αύξηση του p-MOS τρανζίστορ της NOT πύλης

- Με αύξηση του μεγέθους αυτού του τρανζίστορ έχω δύο συνέπειες
  - μείωση της αντίστασης μέσω του p-δικτυώματος της NOT πύλης (θα επιταχύνει το κύκλωμα - η NOT πύλη θα φορτίζει ταχύτερα)
  - αύξηση της χωρητικότητας που οδηγεί η NAND πύλη - Προσοχή η αύξηση της χωρητικότητας οδηγεί σε αύξηση του χρόνου της NAND πύλης και για τη φόρτιση και την αποφόρτιση

Με διπλασιασμό του πλάτους έχω

- Για το πρώτο επίπεδο το RC γινόμενο θα είναι

$$(4 \cdot 5\mathrm{K}\Omega) \cdot (50\,fF + 100\,fF) = 20K\Omega \cdot 150\,fF = 3ns$$

- Για το δεύτερο επίπεδο το RC γινόμενο θα είναι

$$(8\mathrm{K}\Omega / 2) \cdot 300\,fF = 8K\Omega \cdot 300\,fF = 1.2ns$$

- Και άρα συνολικά έχω 3ns+1.2ns=4.2ns

Εάν οι είσοδοι αλλάζουν από 1111 σε 1110 έχω

- Αρχική υλοποίηση
- Για το πρώτο επίπεδο το RC γινόμενο θα είναι

$$(8\mathrm{K}\Omega)\cdot(50\,fF+50\,fF)=8K\Omega\cdot 100\,fF\;=0.8ns$$

- Για το δεύτερο επίπεδο το RC γινόμενο θα είναι

$$5\mathrm{K}\Omega\cdot 300\,fF\;=1.5ns$$

- Και άρα συνολικά έχω 0.8ns+1.5ns=2.3ns

- Με διπλασιασμό του p-MOS
- Για το πρώτο επίπεδο το RC γινόμενο θα είναι

$$(8\mathrm{K}\Omega)\cdot(50\,fF+100\,fF)=8K\Omega\cdot 150\,fF=1.2ns$$

- Για το δεύτερο επίπεδο το RC γινόμενο θα είναι

$$5\mathrm{K}\Omega\cdot 300\,fF=1.5ns$$

- Και άρα συνολικά έχω 1.2ns+1.5ns=2.7ns

Ποιος θα ήταν ο παράγοντας πολλαπλασιασμού του p-MOS που δίνει βέλτιστη λύση;

- Έστω α ο παράγοντας που δίνει την βέλτιστη λύση,
- Ορίζω το γινόμενο RC για μεταβολή στην είσοδο από 0000 σε 1111 ώς RC1(α)
- Ορίζω το γινόμενο RC για μεταβολή στην είσοδο από 1111 σε 1110 ώς RC2(α)
- Βρίσκω συναρτήσεις RC1(α) και RC2(α), το βέλτιστο α θα είναι εκείνο που ελαχιστοποιεί τη συνάρτηση F(α), με F(α)=max(RC1(α),RC2(α))

Μεταβολή 0000 σε 1111

- Για το πρώτο επίπεδο το RC γινόμενο θα είναι

$$(4 \cdot 5\mathrm{K}\Omega)\cdot(50\,fF + a\cdot 50\,fF) =$$
$$= 20K\Omega \cdot 50\,fF \cdot (a+1) = (a+1)ns$$

- Για το δεύτερο επίπεδο το RC γινόμενο θα είναι

$$(8\mathrm{K}\Omega / a)\cdot 300\,fF = 8K\Omega \cdot 300\,fF = 2.4ns / a$$

- Και άρα συνολικά έχω RC1(α)=(α+1+2.4/α)ns

Μεταβολή 1110 σε 1111

- Για το πρώτο επίπεδο το RC γινόμενο θα είναι

$$8\mathrm{K}\Omega \cdot (50\, fF + a \cdot 50\, fF) =$$
$$= 8K\Omega \cdot 50\, fF \cdot (a+1) = (a+1) \cdot 0.4ns$$

- Για το δεύτερο επίπεδο το RC γινόμενο θα είναι

$$5\mathrm{K}\Omega \cdot 300\, fF = 1.5ns$$

- Και άρα συνολικά έχω RC2(α)=(0.4α+1.9)ns

- Διακρίνουμε τις ακόλουθες περιπτώσεις
- Εάν για την τιμή του α, α' που ελαχιστοποιείται η RC1(α), RC1(α') > RC2(α'), το ζητούμενο α είναι το α'
- Εναλλακτικά εάν για την τιμή του α, α' που ελαχιστοποιείται η RC2(α), RC2(α') > RC1(α'), το ζητούμενο α είναι το α'
- Εάν κανένα από τα προηγούμενα δεν ισχύει τότε βρίσκουμε και ελέγχουμε τις τιμές για τις RC1(α)=RC2(α),

- Το RC2 ελαχιστοποιείται για α=0, (RC2(α)=(0.4α+1.9)ns) σε αυτή την περίπτωση το RC1(α) τείνει στο άπειρο
- Για το ελάχιστο του RC1(α)=(α+1+2.4/α)ns παραγωγίζω και παίρνω $1-(2.4/\alpha^2)=0$ ή ισοδύναμα α=1.55 με RC1(1.55)=4.1ns και RC2(1.55)=2.52ns

- Άρα η βέλτιστη λύση είναι για α=1.55 με γινόμενο RC 4.1ns

Οδήγηση μεγάλης χωρητικότητας

- Στο πρώτο στάδιο έχω αναστροφέα με τα ακόλουθα χαρακτηριστικά
  - Χωρητικότητα εισόδου 100 fF
  - Ισοδύναμη αντίσταση 5ΚΩ και για τα p-MOS και για τα n-MOS τρανζίστορ
- Θέλω να οδηγήσω χωρητικότητα 2700 fF

- Εξετάζω τις ακόλουθες περιπτώσεις
  - Οδηγώ την έξοδο μέσω του υπάρχοντος αναστροφέα
  - Οδηγώ την έξοδο μέσω μίας σειράς τριών αναστροφέων

- Υπόθεση για κάθε αναστροφέα η ισοδύναμη αντίσταση του p-MOS και του n-MOS τρανζίστορ είναι ίση

- Ας υποθέσω ότι το μέγεθος του δεύτερου αναστροφέα είναι p φορές το μέγεθος του πρώτου και ότι το μέγεθος του τρίτου αναστροφέα είναι q φορές το μέγεθος του πρώτου

RC γινόμενο με χρήση ενός αναστροφέα

- Στην περίπτωση που έχω μόνο έναν αναστροφέα το RC γινόμενο θα είναι

$$RC = 5\mathrm{K}\Omega \cdot 2700\,fF = 13.5ns$$

- Στην περίπτωση που έχω τρεις αναστροφείς το RC γινόμενο θα είναι το άθροισμα των RC γινομένων των τριών επιπέδων

- Για το πρώτο επίπεδο το γινόμενο RC είναι

$$5K\Omega \cdot p \cdot 100\, fF = p \cdot 0.5ns$$

- Για το δεύτερο επίπεδο το γινόμενο RC είναι

$$\frac{5K\Omega}{p} \cdot q \cdot 100\, fF = \frac{q}{p} \cdot 0.5ns$$

- Για το τρίτο επίπεδο το RC γινόμενο είναι

$$\frac{5K\Omega}{q} \cdot 2700\,fF = \frac{13.5ns}{q}$$

- Συνολικά το RC γινόμενο είναι

$$p \cdot 0.5ns + \frac{q}{p} \cdot 0.5ns + \frac{13.5}{q} \cdot ns$$

- Η βέλτιστη λύση είναι όταν το συνολικό RC γίνεται ελάχιστο
- Υπάρχουν δύο παράμετροι για τις οποίες πρέπει να καθορίσουμε τιμή,
  - βρίσκουμε την βέλτιστη τιμή της p ως συνάρτηση της q και την αντικαθιστούμε στη συνάρτηση
  - βρίσκουμε τώρα την βέλτιστη τιμή για την q
  - από την τιμή που έχουμε για την q καθορίζουμε την τιμή της p

- Για να βρούμε τη λύση παραγωγίζουμε την εξίσωση
- Αρχικά παραγωγίζουμε ως προς p θεωρώντας το q ως σταθερά και βρίσκουμε την βέλτιστη τιμή του p όταν το q είναι γνωστό

$$\frac{d(p \cdot 0.5ns + \frac{q}{p} \cdot 0.5ns + \frac{13.5}{q} \cdot ns)}{dp} = 0.5ns - \frac{q \cdot 0.5ns}{p^2}$$

- Με την παραγωγό ίση με 0 βρίσκουμε τοπικό ελάχιστο

$$0.5ns - \frac{q \cdot 0.5ns}{p^2} = 0 \Leftrightarrow 0.5ns = \frac{q \cdot 0.5ns}{p^2} \Leftrightarrow p^2 = q$$

- Σημείωση από την μορφή της εξίσωσης έχουμε ότι για πολύ μεγάλες τιμές του q ή του p η τιμή είναι πολύ μεγάλη άρα με την παραγωγό έχουμε τοπικό ελάχιστο
- Αντικαθιστώ το q με p^2 και το συνολικό RC γινόμενο γίνεται

$$p \cdot 0.5ns + \frac{p^2}{p} \cdot 0.5ns + \frac{13.5}{p^2} \cdot ns =$$

$$p \cdot 1ns + \frac{13.5}{p^2} \cdot ns$$

Με την παράγωγο ίση με το 0 παίρνω

$$\frac{d(p\cdot 1ns+\frac{13.5}{p^2}\cdot ns)}{dp}=0 \Leftrightarrow 1ns-\frac{27ns}{p^3}=0 \Leftrightarrow$$

$$1ns=\frac{27ns}{p^3}=0 \Leftrightarrow p^3=27 \Leftrightarrow p=3$$

- Άρα $q=p^2=9$ και το συνολικό RC γινόμενο στη βέλτιστη περίπτωση είναι

$$p\cdot 0.5ns+\frac{q}{p}\cdot 0.5ns+\frac{27}{q}\cdot ns=$$

$$=3\cdot 0.5ns+\frac{9}{3}\cdot 0.5ns+\frac{13.5}{9}\cdot ns=$$

$$1.5ns+1.5ns+1.5ns=4.5ns$$

Γενική περίπτωση δύο επιπέδων

- Ο πρώτος αναστροφέας έχει ισοδύναμη αντίσταση R (και για το p-MOS και για το n-MOS τρανζίστορ).
- Για το δεύτερο αναστροφέα έχουμε ότι η αντίσταση του είναι R/p και η χωρητικότητα εισόδου είναι pC.
- Εάν η τελική χωρητικότητα που οδηγούμε είναι αC ποιο p δίνει βέλτιστο RC γινόμενο;

- Για το πρώτο επίπεδο το γινόμενο RC είναι RpC
- Για το δεύτερο επίπεδο το γινόμενο RC είναι (R/p)αC
- Άρα συνολικά έχω RpC+(R/p)αC= RC(p+α/p)
- Επομένως θέλω να ελαχιστοποιήσω την ποσότητα p+α/p για δεδομένο α

- Παίρνω την παράγωγο ίση με μηδέν και βρίσκω την τιμή του p για την οποία η συνάρτηση ελαχιστοποιείται (είναι ελάχιστο διότι εάν η τιμή του p τείνει στο άπειρο ή στο 0 η συνάντηση απειρίζεται)

$$\frac{\partial\left(p+\dfrac{\alpha}{p}\right)}{\partial p}=0 \Leftrightarrow 1-\frac{a}{p^{2}}=0 \Leftrightarrow p=\sqrt{a}$$

Γενική περίπτωση πολλών επιπέδων

- Εάν xC είναι η χωρητικότητα εισόδου του επιπέδου i και yC η χωρητικότητα εισόδου του επιπέδου i+2 μπορώ εύκολα να δείξω ότι το επίπεδο i+1 θα έχει χωρητικότητα

$$\sqrt{x \cdot y} \cdot C$$

- Αν θεωρήσω ότι C' η χωρητικότητα του επιπέδου i και αC' η χωρητικότητα του επιπέδου i+2 έχω για την χωρητικότητα του επιπέδου i+1, C_{i+1}

$$C_{i+1} = \sqrt{a}C' = \sqrt{\frac{y \cdot C}{x \cdot C}} \cdot x \cdot C = \sqrt{\frac{y}{x} \cdot x^2} \cdot C = \sqrt{x \cdot y} \cdot C$$

- Η λύση που ικανοποιεί την παραπάνω συνθήκη για k επίπεδα είναι αυτή που έχει χωρητικότητα $k^i C$ για το i επίπεδο.

- Το νέο πρόβλημα είναι ποιος είναι ο ιδανικός αριθμός επιπέδων. Η λύση είναι ο αριθμός επιπέδων που δίνει k κοντά στο e=2.27. Στην πραγματικότητα πρέπει να ελέγξω όλες τις λύσεις με 2<k<10.

Γινόμενο RC και Βελτιστοποίηση Για Χαμηλή Κατανάλωση

POWER DISSIPATION

P_s = Static power dissipation due to leakage current or other current drawn continuously from the power supply.

P_d = dynamic power dissipation due to charging and discharging load capacitances (v_{in} assumed to be square-like)

P_{sc} = short circuit power dissipation due to charging and discharging load capacitances during the finite rise and fall times of v_{in}.

DYNAMIC POWER DISSAPATION





$$P_d = \frac{1}{T}\int_0^T v(t)i(t)dt$$

$$P_d = \frac{1}{T}\int_0^{T/2} V_{out}(t)\, i_{Dn}(t)\,dt + \frac{1}{T}\int_{T/2}^{T} (V_{DD} - V_{out}(t))\, i_{Dp}(t)\,dt$$

where $i_{Dn}(t) = -C_{load}\dfrac{dV_{out}}{dt}$ $\quad i_{Dp}(t) = C_{load}\dfrac{dV_{out}}{dt}$

$$P_d = \frac{1}{T}\int_0^{T/2} V_{out}(t)\left(-C_{load}\frac{dV_{out}}{\cancel{dt}}\right)\cancel{dt} + \frac{1}{T}\int_{T/2}^{T}\left(V_{DD}-V_{out}(t)\right)\left(C_{load}\frac{dV_{out}}{\cancel{dt}}\right)\cancel{dt}$$



$$P_d = \frac{1}{T}\int_{V_{DD}}^{0} -C_{load}V_{out}(t)\,dV_{out} + \frac{1}{T}\int_0^{V_{DD}} C_{load}\left(V_{DD}-V_{out}(t)\right)dV_{out}$$

$$= \frac{1}{T}\left[-C_{load}\left.\frac{V_{out}^2}{2}\right|_{V_{out}=V_{DD}}^{V_{out}=0} + C_{load}\left.\left(V_{DD}V_{out}-\frac{V_{out}^2}{2}\right)\right|_{V_{out}=0}^{V_{out}=V_{DD}}\right]$$

$$P_d = \frac{1}{T}\left[-C_{load}\frac{V_{out}^2}{2}\Bigg|_{V_{out}=V_{DD}}^{V_{out}=0} + C_{load}\left(V_{DD}V_{out} - \frac{V_{out}^2}{2}\right)\Bigg|_{V_{out}=0}^{V_{out}=V_{DD}} \right]$$

$$= \frac{1}{T}C_{load}V_{DD}^2$$

$$\boxed{P_d = C_{load}V_{DD}^2 f}$$

APPLIES TO GENERAL CMOS LOGIC CIRCUITS



POWER-DELAY PRODUCT

$$PDP = 2P^{*}_{avg}\tau_P = 2\left(C_{load}V_{DD}^{2}f_{max}\right)\tau_P$$

where P^{*}_{avg} = average switching power dissipation at max operating frequency f_{max}.

$$f_{max} = \frac{1}{\tau_{PHL} + \tau_{PLH}} \quad \& \quad \tau_P \equiv \frac{\tau_{PHL} + \tau_{PLH}}{2}$$

$$PDP = 2\left(C_{load}V_{DD}^{2}\left(\frac{1}{\tau_{PHL} + \tau_{PLH}}\right)\right)\left(\frac{\tau_{PHL} + \tau_{PLH}}{2}\right) = C_{load}V_{DD}^{2}$$

AVERAGE ENERGY required for a gate to switch its output from LOW to HIGH and from HIGH to LOW

FUNDAMENTAL PARAMETER used to for measuring quality and performance of a CMOS process and gate design

Βελτιστοποίηση του γινομένου Ενέργειας καθυστέρησης

- Δεν χρησιμοποιούμε p-MOS τρανζίστορ με ισοδύναμη αντίσταση ίση με των n-MOS

- Εάν ίσες ισοδύναμες αντιστάσεις απαιτούν p-MOS k φορές μεγαλύτερα χρησιμοποιούμε τρανζίστορ m φορές μεγαλύτερα όπου m η τετραγωνικά ρίζα του k.

Βελτιστοποίηση του γινομένου Ενέργειας καθυστέρησης

- Έχουμε ξανά τις ίδιες υποθέσεις όπως και στην προηγούμενη περίπτωση αλλά επιπλέον θεωρούμε ότι η ενέργεια είναι ανάλογη της χωρητικότητας άρα ότι Ε ανάλογο του $pC+\alpha C$

- Άρα θέλουμε να ελαχιστοποιήσουμε το $RC(p+\alpha/p)(pC+\alpha C)=RC^2(p+\alpha/p)(p+\alpha)$ που η παράγωγος του δίνει τριτοβάθμια εξίσωση.

- Η λύση που θα πάρω είναι ανάμεσα σε αυτή που βελτιστοποιεί την ταχύτητα (προηγούμενα προβλήματα) και ελάχιστου μεγέθους τρανζίστορ που ελαχιστοποιούν την κατανάλωση

- Προσοχή, χρήση τρανζίστορ ελάχιστου μεγέθους σε κάποια επίπεδα οδηγεί σε μεγάλα ρεύματα βραχυκύκλωσης σε άλλα.

- Σημείωση εάν έχω πολλά επίπεδα η κατανάλωση προέρχεται κυρίως από τα τελευταία επίπεδα. Μπορώ να αγνοήσω την κατανάλωση στα πρώτα επίπεδα και απλώς σε αυτά να βελτιστοποιήσω την καθυστέρηση.

Ασκήσεις με αδιαβατικά κυκλώματα

- Έχω ένα αδιαβατικό κύκλωμα με δύο σήματα χρονισμού τροφοδοσίας PowerClk1 και PowerClk2. Με χρήση του PowerClk1 παράγω τα σήματα ελέγχου για το κύκλωμα που τροφοδοτείται από το PowerClk2.

Ερώτηση 1.

- Εάν το PowerClk1, απαιτεί 5ns για να φορτίσει την έξοδο του και 5ns για την αποφόρτιση
- Το PowerClk2, απαιτεί 10ns για να φορτίσει την έξοδο του και 10ns για την αποφόρτιση
- Ποιος είναι ο συνολικός χρόνος που απαιτείται για τον υπολογισμό τριών αποτελεσμάτων;
- Δικαιολογήστε στην απάντηση σας

- Στα αδιαβατικά κυκλώματα δεν μπορούμε να έχουμε επικάλυψη του χρόνου υπολογισμού διαφορετικών αποτελεσμάτων. Για κάθε αποτέλεσμα απαιτούνται τα ακόλουθα.
  - Φόρτιση 5ns, PowerClk1,
  - Φόρτιση 10ns, PowerClk2,
  - Αποφόρτιση 10ns, PowerClk2,
  - Αποφόρτιση 5ns, PowerClk1,

- Το πρώτο αποτέλεσμα θα δοθεί σε 15ns
- Για κάθε επόμενο αποτέλεσμα θα απαιτούνται επιπλέον 30ns.
  - Το δεύτερο θα δοθεί στα 45ns
  - Το τρίτο θα δοθεί στα 75ns
- Τέλος θα απαιτηθούν επιπλέον 15ns για τις τελικές αποφορτίσεις. (90ns σύνολο)

Ερώτηση 2

- Εάν η ενέργεια που απαιτεί κάθε σήμα χρονισμού τροφοδοσίας είναι σταθερή και ίση με Ε, τι θα γίνει εάν διπλασιάσω την χωρητικότητα που οδηγείται από το PowerClk2; Συγκρίνετε
  - Απαιτούμενο χρόνο
  - Γινόμενο ενέργειας καθυστέρησης

- Για το τμήμα που οδηγείται από το σήμα χρονισμού τροφοδοσίας PowerClk1 δεν θα αλλάξει τίποτα

- Για το τμήμα που οδηγείται από το σήμα χρονισμού τροφοδοσίας PowerClk2 η χωρητικότητα έχει διπλασιαστεί ενώ η ενέργεια και η αντίσταση παραμένουν σταθερές.

- Αρχικά για το αρχικό κύκλωμα έχουμε

$$E = \frac{R \cdot C}{T_{old}} \cdot C \cdot V^2$$

- Για το νέο κύκλωμα έχουμε

$$E = \frac{R \cdot (2C)}{T_{new}} \cdot (2C) \cdot V^2$$

- Άρα για τον χρόνο που απαιτεί το νέο κύκλωμα έχουμε

$$\frac{R \cdot C}{T_{old}} \cdot C \cdot V^2 = \frac{R \cdot (2C)}{T_{new}} \cdot (2C) \cdot V^2 \Leftrightarrow \ldots \Leftrightarrow T_{new} = 4 \cdot T_{old}$$

- Αρχικά ο απαιτούμενος χρόνος ήταν 5ns+10ns+10ns+5ns=30ns

- Ο νέος απαιτούμενος χρόνος είναι 5ns+4·10ns+ 4·10ns+5ns=90ns

- Το παλαιό γινόμενο ενέργειας καθυστέρησης ήταν 30ns ·(E+E)=60ns ·E

- Το νέο γινόμενο καθυστέρησης είναι 90ns·(E+E)=180ns ·E (τριπλάσιο του παλαιού)

Ερώτηση 3

- Τι θα γίνει εάν εκτός από διπλασιασμό της χωρητικότητας στη έξοδο διπλασιάσουμε και το πλάτος των τρανζίστορ που οδηγούνται από το σήμα χρονισμού τροφοδοσίας PowerClk1.

- Ο διπλασιασμός του πλάτους των τρανζίστορ θα έχει δύο αποτελέσματα
  - Διπλασιασμός της χωρητικότητας στο πρώτο επίπεδο
  - Υποδιπλασιασμός της αντίστασης του δευτέρου επιπέδου

- Όπως έχουμε ήδη δείξει διπλασιασμός της χωρητικότητας θα οδηγήσει σε τετραπλασιασμό του χρόνου

- Για το δεύτερο επίπεδο έχουμε έναν καινούργιο απαιτούμενο χρόνο για τον οποίο ισχύει

$$E = \frac{\frac{R}{2} \cdot (2C)}{T_{new2}} \cdot (2C) \cdot V^2$$

- Άρα τελικά θα έχουμε

$$\frac{R \cdot C}{T_{old}} \cdot C \cdot V^2 = \frac{\frac{R}{2} \cdot (2C)}{T_{new2}} \cdot (2C) \cdot V^2 \Leftrightarrow \ldots \Leftrightarrow T_{new2} = 2 \cdot T_{old}$$

- Ο νέος απαιτούμενος χρόνος είναι 4·5ns+2·10ns+ 2·10ns+ 4·5ns=80ns

- Το νέο γινόμενο καθυστέρησης είναι 80ns·(E+E)=160ns ·E

Ερώτηση 4

- Εάν διπλασιάσουμε την αρχική χωρητικότητα εξόδου με ποιο παράγοντα α πρέπει να πολλαπλασιάσουμε το πλάτος των τρανζίστορ που οδηγούνται από το σήμα χρονισμού τροφοδοσίας PowerClk1 ώστε να ελαχιστοποιήσουμε τον συνολικά απαιτούμενο χρόνο;
- Όλες οι άλλες παράμετροι παραμένουν σταθερές

- Εάν T_{old1} και T_{new1} αρχικός και τελικός χρόνος για το πρώτο επίπεδο θα έχω

$$E = \frac{R \cdot C_1}{T_{old1}} \cdot C_1 \cdot V^2 \qquad E = \frac{R \cdot (\alpha C_1)}{T_{new1}} \cdot (\alpha C_1) \cdot V^2$$

- Όπου C_1 η χωρητικότητα που οδηγεί αρχικά το σήμα χρονισμού τροφοδοσίας PowerClk1 και άρα έχω

$$\frac{R \cdot C_1}{T_{old1}} \cdot C_1 \cdot V^2 = \frac{R \cdot (aC_1)}{T_{new1}} \cdot (aC_1) \cdot V^2 \Leftrightarrow \ldots \Leftrightarrow T_{new1} = a^2 \cdot T_{old1}$$

- Εάν T_{old2} και T_{new2} αρχικός και τελικός χρόνος για το δεύτερο επίπεδο θα έχω

$$E = \frac{R \cdot C}{T_{old2}} \cdot C \cdot V^2 \qquad E = \frac{\frac{R}{a} \cdot (2C)}{T_{new2}} \cdot (2C) \cdot V^2$$

- Όπου C η χωρητικότητα που οδηγεί αρχικά το σήμα χρονισμού τροφοδοσίας PowerClk2 και άρα έχω

$$\frac{R \cdot C}{T_{old2}} \cdot C \cdot V^2 = \frac{\frac{R}{a} \cdot (2C)}{T_{new2}} \cdot (2C) \cdot V^2 \Leftrightarrow \ldots \Leftrightarrow T_{new2} = \frac{4}{a} \cdot T_{old2}$$

- Έχω επίσης ότι T_{old1}=5ns και T_{old2}=10ns=$2T_{old1}$

- Για το συνολικό χρόνο θα έχω ότι είναι

$$a^2 \cdot T_{old1} + \frac{4}{a} \cdot T_{old2} = a^2 \cdot T_{old1} + \frac{4}{a} \cdot 2 \cdot T_{old1} =$$

$$= a^2 \cdot T_{old1} + \frac{8}{a} \cdot T_{old1} = \left(a^2 + \frac{8}{a} \right) \cdot T_{old1}$$

- Για να βρω το βέλτιστο α πρέπει να βρω το α που ελαχιστοποιεί την ποσότητα

$$a^2 + \frac{8}{a}$$

- Για να βρω την τιμή του α που ελαχιστοποιεί την ποσότητα παραγωγίζω και εξισώνοντας με 0 βρίσκω τις λύσεις που δίνουν ελάχιστα και μέγιστα

$$\frac{\partial\left(a^2+\frac{8}{a}\right)}{\partial a}=0 \Leftrightarrow 2\cdot a-\frac{8}{a^2}=0 \Leftrightarrow$$

$$2\cdot a=\frac{8}{a^2} \Leftrightarrow a^3=4 \Leftrightarrow a=\sqrt[3]{4} \Rightarrow$$

$$a \approx 1.5874$$

- Η λύση αυτή δίνει ελάχιστο και όχι μέγιστο γιατί όταν α τείνει στο 0 ή στο άπειρο η προς ελαχιστοποίηση ποσότητα απειρίζεται