

Εργαστήριο Space Data Systems

VHDL - Εισαγωγή

Βασιλόπουλος Διονύσης

Ε.ΔΙ.Π. Τμήματος Πληροφορικής & Τηλεπικοινωνιών - ΕΚΠΑ


Αντικείμενο Μαθήματος

Εργαστήριο – Περιεχόμενο μαθήματος

- Βασικές Αρχές της **Γλώσσας Προγραμματισμού VHDL**
- **Ανάπτυξη απλών εφαρμογών** για κατανόηση του μοντέλου της VHDL
- **Χρήση του εργαλείου VIVADO** για την ανάπτυξη εφαρμογών
- **Βασικά στοιχεία της θεωρίας Ψηφιακής Σχεδίασης** (δυαδικό σύστημα αρίθμησης, λογικές πύλες, συνδυαστικά κυκλώματα, ακολουθιακά κυκλώματα)
 - ΔΕΝ θα γίνει ανάπτυξη στα θέματα της θεωρίας της Λογικής Σχεδίασης, παρά μόνο συνοπτικά και ΜΟΝΟ όσα χρειάζονται για την ανάπτυξη των εφαρμογών σε VHDL.
- **Προγραμματισμός κάρτας FPGA** (μέσω VHDL+VIVADO)

Αντικείμενο Μαθήματος

Λογικά κυκλώματα



Αντικείμενο Μαθήματος

Προγραμματισμός σε VHDL

Χρήση πρότυπης βιβλιοθήκης

```
library ieee; use ieee.std_logic_1164.all;
entity vat_buzzer is
  port ( above_25_0, above_30_0,
         low_level_0  : in std_logic;
         above_25_1, above_30_1,
         low_level_1  : in std_logic;
         select_vat_1 : in std_logic;
         buzzer       : out std_logic );
end entity vat_buzzer;
```

Entity name

Port list


Port type

Port mode

Port name

Ψηφιακά Συστήματα

Ψηφιακό κύκλωμα – Αναπαράσταση VHDL – Entity: Input/Output



Entity name

Port list

```
library ieee; use ieee.std_logic_1164.all;
entity vat_buzzer is
    port (
        above_25_0, above_30_0,
        low_level_0   : in std_logic;
        above_25_1, above_30_1,
        low_level_1   : in std_logic;
        select_vat_1  : in std_logic;
        buzzer        : out std_logic );
end entity vat_buzzer;
```

Χρήση πρότυπης βιβλιοθήκης

package

Port type

Port name

Port mode

Αντικείμενο Μαθήματος

Εργαστήριο Space Data Systems – Οργάνωση μαθήματος 1/4

- Διδάσκων Εργαστηρίου: Διονύσης Βασιλόπουλος (denis@di.uoa.gr) – Γραφείο: A33
- 3 διαλέξεις εισαγωγικές και 5 σετ Θεωρίας/εργαστηρίου (θεωρία/παράδοση-χρήση εργαλείου Vivaldo, επίλυση άσκησης-προγραμματισμός κάρτας) (αρχικός προγραμματισμός μαθήματος).
- Σύνολο 8-9 διαλέξεις στην **Αίθουσα Ε** και 4-5 μαθήματα στο Εργαστήριο Ψηφιακής Σχεδίασης & ΗΥ Υψηλών Επιδόσεων (Αναγνωστήριο)

Αντικείμενο Μαθήματος

Εργαστήριο Space Data Systems – Οργάνωση μαθήματος 2/4

Ο **βαθμός** προκύπτει από:

- **Project Αρχαρίων:** Περιλαμβάνει 3 εργασίες (συνδυαστικά 15%, ακολουθιακά 25% και UART 60%). Περιλαμβάνει τους μεταπτυχιακούς από το STAR (μέγιστη βαθμολογία 10), αλλά και όσους φοιτητές από τα άλλα μεταπτυχιακά το επιλέξουν (μέγιστη βαθμολογία 8)
- **Project Προηγμένης Ψηφιακής Σχεδίασης (προχωρημένοι):** 2-3 Εργασίες (υπεύθυνος κ.Κρανίτσης).(Αφορά φοιτητές του ΗΑ/ΡΗ και τα μεταπτυχιακά της Πληροφορικής πλην του STAR). Μέγιστη βαθμολογία το 10.

Αντικείμενο Μαθήματος

Εργαστήριο Space Data Systems – Οργάνωση μαθήματος 3/4

<https://eclass.uoa.gr/> (eclass)

- Ανέβασμα διαφανειών/υλικού και ασκήσεων
- Επικοινωνία μέσω eclass, email)
- Παράδοση εργασιών
- Εργαλείο λογισμικού για το μάθημα: VIVADO
 - Στο eclass θα ανέβει αρχείο που περιγράφει τον τρόπο με τον οποίο θα εγκαταστήσουμε το εργαλείο στον υπολογιστή μας (απαραίτητο).
 - Υπάρχει έκδοση για Windows (**2022.2**) και Linux (όχι για Mac)
 - Η έκδοση του Vivado πρέπει οπωσδήποτε να είναι η 2022.2




Αντικείμενο Μαθήματος

Εργαστήριο Space Data Systems – Οργάνωση μαθήματος 4/4

Προτεινόμενη Βιβλιογραφία

1. **Ψηφιακή Σχεδίαση. Ενσωματωμένα Συστήματα με VHDL**, Peter J. Ashenden, Επιστημονική Επιμέλεια – Μετάφραση: Μ. Ψαράκης, Ν. Κρανίτης, Δ. Γκιζόπουλος, Εκδόσεις Νέων Τεχνολογιών, 2010
2. **Ψηφιακή Σχεδίαση και Αρχιτεκτονική Υπολογιστών**, S.L.Harris, D.M.Harris, Εκδόσεις ARM®, 2019



Ψηφιακά Συστήματα

Ψηφιακή Σχεδίαση

- **Ψηφιακή (Digital):** κυκλώματα που χρησιμοποιούν δύο επίπεδα τάσης (π.χ. 0V, +5V) για αναπαράσταση της πληροφορίας
 - Λογική (Logic): χρήση τιμών αληθείας (0/1, true/false) και κανόνων λογικής (άλγεβρα boole) για την ανάλυση των κυκλωμάτων
- **Σχεδίαση (Design):** ανταποκρίνονται σε λειτουργικές απαιτήσεις ενώ ταυτόχρονα ικανοποιούν περιορισμούς
 - Περιορισμοί: απόδοση, μέγεθος (κόστος), ισχύς, κλπ.

Ψηφιακά Συστήματα

Κατηγορίες

- **Συνδυαστικά** κυκλώματα: Οι τιμές των εξόδων εξαρτώνται μόνο από τις τιμές των εισόδων του συστήματος
- **Ακολουθιακά** κυκλώματα: Οι τιμές των εξόδων εξαρτώνται τόσο από τις τιμές των εισόδων του συστήματος όσο και από τις προηγούμενες τιμές των εξόδων (έχουμε ανάδραση).
 - **Σύγχρονα**: Η συμπεριφορά τους ορίζεται από τις τιμές των εξόδων σε διακριτές στιγμές του χρόνου. Υπάρχει σήμα συγχρονισμού (ρολόι/clock-CLK)
 - **Ασύγχρονα**: Οι τιμές των εξόδων αλλάζουν ανά πάσα στιγμή.


Ψηφιακά Συστήματα

Ψηφιακή Σχεδίαση

- **Δυαδικό Σύστημα Αρίθμησης (0,1)**
- **Λογικοί κανόνες** (Άλγεβρα Boole: ΝΑΙ/ΟΧΙ, ΙΣΧΥΕΙ/ΔΕΝ ΙΣΧΥΕΙ)
- **Πύλες** (Στοιχειώδη κυκλώματα, υλοποιούν την άλγεβρα boole σε επίπεδο υλικού, κάνουμε στοιχειώδεις πράξεις στο δυαδικό σύστημα. Στη βάση τους υπάρχει το Περνάει Ρεύμα/Δεν περνάει ρεύμα ή Υπάρχει Τάση/Γείωση)
- **Συνδυαστικά κυκλώματα** (π.χ. ένα κύκλωμα που προσθέτει δύο δυαδικούς αριθμούς). Έχει εισόδους που παράγουν κάποιες τιμές εξόδων.
- **Ακολουθιακά κυκλώματα.** Η τιμή της εξόδου εξαρτάται από τις εισόδους αλλά και από την προηγούμενη τιμή της εξόδου. Συνήθως υπάρχει συγχρονισμός στο πότε αλλάζουν οι τιμές στην είσοδο και στο πότε ελέγχουμε την τιμή στην έξοδο και υπάρχει αποθήκευση δεδομένων σε καταχωρητές (Flip/Flop). Παράδειγμα είναι το χρονόμετρο.

Ψηφιακά Συστήματα

Ψηφιακή Σχεδίαση – Μια απλή μεθοδολογία ανάπτυξης




Ψηφιακά Συστήματα

Ψηφιακή Σχεδίαση – Ιεραρχική σχεδίαση

- Τα κυκλώματα είναι αρκετά πολύπλοκα για να σχεδιάσουμε όλες τις λεπτομέρειες με τη μία
- Σχεδιάζουμε υποσυστήματα για απλές λειτουργίες
- Συνθέτουμε το σύστημα από τα υποσυστήματα
 - Αντιμετωπίζουμε τα υποκυκλώματα ως «μαύρα κουτιά»
 - Επαληθεύουμε ανεξάρτητα, και έπειτα επαληθεύουμε τη σύνθεση
- Σχεδίαση top-down (από πάνω προς τα κάτω) ή bottom-up (από κάτω προς τα πάνω)

Ψηφιακά Συστήματα

Ψηφιακή Σχεδίαση – Μεθοδολογία Συσχεδίασης



Κάθε ομάδα υλοποιεί ένα ξεχωριστό Module του συστήματος

Ψηφιακά Συστήματα

Δυαδική Αναπαράσταση

- Δεκαδικό σύστημα αναπαράστασης αριθμών (0-9)

Στήλη των 1
Στήλη των 10
Στήλη των 100
Στήλη των 1000
6598₁₀

Κάθε στήλη ενός δεκαδικού αριθμού έχει δεκαπλάσιο βάρος από την προηγούμενη στήλη. Ξεκινώντας από τα δεξιά προς τα αριστερά τα βάρη είναι: $10^0, 10^1, 10^2, 10^3, \dots$

- Δυαδικό σύστημα αναπαράστασης αριθμών (0-1)

Στήλη των 1
Στήλη των 2
Στήλη των 4
Στήλη των 8
1101₂

Κάθε στήλη ενός δυαδικού αριθμού έχει διπλάσιο βάρος από την προηγούμενη στήλη. Ξεκινώντας από τα δεξιά προς τα αριστερά τα βάρη είναι: $2^0, 2^1, 2^2, 2^3, \dots$

Δυαδικό Σύστημα

Δυαδική Αναπαράσταση

- Δεκαδικό σύστημα αναπαράστασης αριθμών (0-9)

Στήλη των 1
Στήλη των 10
Στήλη των 100
Στήλη των 1000

$$6598_{10} = 6 \times 10^3 + 5 \times 10^2 + 9 \times 10^1 + 8 \times 10^0$$

Έξι Πέντε Εννέα Οκτώ
Χιλιάδες Εκατοντάδες Δεκάδες Μονάδες

- Δυαδικό σύστημα αναπαράστασης αριθμών (0-1)

Στήλη των 1
Στήλη των 2
Στήλη των 4
Στήλη των 8

$$1101_2 = 1 \times 2^3 + 1 \times 2^2 + 0 \times 2^1 + 1 \times 2^0 = 13_{10}$$

Μια Μια Μηδέν Μια
Οκτάδα Τετράδα Διάδες Μονάδα

Δυαδικό Σύστημα

Αριθμοί χωρίς πρόσημο (Unsigned – Μόνο θετικοί)

Πρόσθεση

0	0	1	1
+0	+1	+0	+1
---	---	---	---
0	1	1	10
Κρατούμενο/(C)arry)			
0	0	0	1

00	01	11	11
01	+01	+01	+11
----	----	-----	-----
01	10	100	110
Κρατούμενο/(C)arry)			
0	0	1	1

Δυαδικό Σύστημα

Αριθμοί χωρίς πρόσημο (Unsigned – Μόνο θετικοί)

Πολλαπλασιασμός/Διαίρεση με πολλαπλάσια του δύο

$$10 = 2(\text{δεκαδικό}) \quad (A)$$

Εφαρμόζουμε αριστερή ολίσθηση και γεμίζουμε δεξιά με το 0

$$10\mathbf{0} = 4(\text{δεκαδικό}) \quad (B) = 2 * (A)$$

$$10\mathbf{00} = 8(\text{δεκαδικό}) \quad (C) = 2 * (B) = 4 * (A)$$

$$1000 = 8(\text{δεκαδικό}) \quad (A)$$

Εφαρμόζουμε δεξιά ολίσθηση διαγράφοντας το πιο δεξί ψηφίο

$$100 = 4(\text{δεκαδικό}) \quad (B) = (A)/2$$

$$10 = 2(\text{δεκαδικό}) \quad (C) = (B)/2 = (A)/4$$

Ψηφιακά Συστήματα

Δυαδική Αναπαράσταση

- Συστήματα που αναπαριστούν την πληροφορία με δύο τιμές (0,1 ή True,False)
- Βασικές ψηφιακές λογικές πύλες και πίνακες αληθείας




AND gate



OR gate



inverter



multiplexer


x	y	$x + y$
0	0	0
0	1	1
1	0	1
1	1	1

x	y	$x \cdot y$
0	0	0
0	1	0
1	0	0
1	1	1

x	$\bar{x}$
0	1
1	0

Λογικές Πύλες – Πίνακας Αληθείας

- Σε κάθε Πύλη ή Κύκλωμα αντιστοιχεί ένας Πίνακας Αληθείας (Truth Table).
- Ο Πίνακας Αληθείας καθορίζει την τιμή εξόδου για κάθε συνδυασμό εισόδων στην Πύλη ή το Κύκλωμα










S	Output
0	A
1	B

Αν $A=0$, $B=1$, $S=1$, Output= ;

Αν $A=1$, $B=0$, $S=1$, Output= ;

Λογικοί Τελεστές

<code>a and b</code>	$a \cdot b$	
<code>a or b</code>	$a + b$	
<code>a nand b</code>	$\overline{a \cdot b}$	
<code>a nor b</code>	$\overline{a + b}$	
<code>a xor b</code>	$a \oplus b$	
<code>a xnor b</code>	$\overline{a \oplus b}$	
<code>not a</code>	$\overline{a}$	

- Προτεραιότητα
 - το **not** έχει την υψηλότερη
 - οι υπόλοιποι τελεστές έχουν ίση προτεραιότητα
 - από αριστερά προς τα δεξιά
 - χρησιμοποιούμε παρενθέσεις για να διακρίνουμε τη σειρά υπολογισμού
- Τιμές bit στην VHDL
 - '0' και '1'

Λογικοί Τελεστές

	Τελεστής				Σημασία
Υψηλότερη	not				NOT
	*	/	mod	rem	MUL, DIV, MOD, REM
	+ -				PLUS, MINUS
	rol	ror	srl	sll	Περιστροφή, λογική ολίσθηση
	<	<=	>	>=	Σχετική σύγκριση
	= /=				Σύγκριση ισότητας
Χαμηλότερη	and	or	nand	xor	Λογικές πράξεις (εκτελούνται από αριστερά προς τα δεξιά)
	nor	xor	xnor		

- Hardware Description Language (HDL)
 - Μια γλώσσα για την μοντελοποίηση της συμπεριφοράς και της δομής των ψηφιακών συστημάτων
- Electronic Design Automation (EDA) using HDL
 - Σχεδίαση ηλεκτρονικών κυκλωμάτων με χρήση εργαλείων CAD (computer-aided design)
 - Εισαγωγή σχεδίασης (design entry)
 - Χρήση κώδικα αντί για σχηματικά διαγράμματα
 - Επαλήθευση (verification)
 - Προσομοίωση (simulation) του κώδικα
 - Σύνθεση (synthesis)
 - Αυτόματη παραγωγή των κυκλωμάτων
 - Φυσική υλοποίηση (implementation)
 - Υλοποίηση του κυκλώματος στην τεχνολογία επιλογής

HDL-VHDL

- VHSIC Hardware Description Language (Γλώσσα Περιγραφής Υλικού)
 - VHSIC: Very High-Speed Integrated Circuits
- Ιστορική αναδρομή:
 - Ξεκίνησε το 1981 από το Υπουργείο Άμυνας των ΗΠΑ ως γλώσσα περιγραφής ολοκληρωμένων κυκλωμάτων
 - Οι εταιρείες IBM, Texas Instruments, Intermetrics ανέπτυξαν και κυκλοφόρησαν την 1η έκδοση το 1985
- Πρότυπο από τον οργανισμό IEEE
 - IEEE Standard 1076-1987 (VHDL-87)
 - IEEE Standard 1076-1993 (VHDL-93)
 - IEEE Standard 1076-2000 and 1076 2002 (VHDL-2000, VHDL-2002)
 - IEEE Standard 1076-2008 (VHDL-2008)
- Πιο διαδεδομένη στην Ευρώπη
 - Στην Αμερική η Verilog είναι πιο διαδεδομένη
- Χρησιμοποιείται για την σχεδίαση συστημάτων για το διάστημα
 - Από την NASA και την ESA

Πλεονεκτήματα των HDLs

- Υπερτερούν από τα σχηματικά διαγράμματα
 - Η μοντελοποίηση του συστήματος μπορεί να γίνει σε όλα τα επίπεδα (από τα υψηλότερα ως τα χαμηλότερα)
 - Η περιγραφή σε HDL είναι συνήθως πιο κατανοητή από ένα σχηματικό διάγραμμα
 - Η περιγραφή σε HDL είναι ανεξάρτητη από τις βιβλιοθήκες σχεδίασης (design libraries) και τα εργαλεία CAD
- Υπερτερούν από τις γλώσσες προγραμματισμού
 - Παρέχουν δομές που περιγράφουν καλύτερα το υλικό
 - Παράλληλη εκτέλεση εντολών αντί για ακολουθιακή/σειριακή
 - Παρέχουν δυνατότητα για περιγραφή χρονισμών

Μοντελοποίηση και προσομοίωση


- Αρχικά οι HDLs σχεδιάστηκαν για τη μοντελοποίηση και τη προσομοίωση των συστημάτων υλικού στα υψηλότερα επίπεδα αφαίρεσης
- Χαρακτηριστικά μοντελοποίησης των HDLs:
 - παράλληλη εκτέλεση
 - ιεραρχική σχεδίαση
 - περιγραφή χρονισμών
 - περιγραφή ακολουθίας γεγονότων
 - περιγραφή σύγχρονης/ασύγχρονης συμπεριφοράς

VHDL - VIVADO

Ψηφιακό κύκλωμα – Αναπαράσταση VHDL – Σύνθεση

- Συνήθως σχεδιάζουμε χρησιμοποιώντας HDL επιπέδου μεταφοράς καταχωρητή (Register Transfer Level - RTL)
 - υψηλότερο επίπεδο αφαίρεσης από τις πύλες
- Το εργαλείο σύνθεσης μεταφράζει το μοντέλο σε ένα κύκλωμα από πύλες που εκτελεί την ίδια λειτουργία
- Προσδιορίζουμε στο εργαλείο
 - την τεχνολογία υλοποίησης που στοχεύουμε
 - περιορισμούς στο χρονισμό, στην επιφάνεια, κλπ.
- Επαλήθευση μετά τη σύνθεση
 - το κύκλωμα που προέκυψε από τη σύνθεση ικανοποιεί τους περιορισμούς

Ψηφιακά Συστήματα




Ψηφιακά Συστήματα

Ψηφιακό κύκλωμα


Παράδειγμα:

Εργοστάσιο με 2 δοχεία επεξεργασίας υγρών. Το κάθε δοχείο πρέπει α) να έχει θερμοκρασία μεταξύ 25 και 30 βαθμών και β) η στάθμη του πρέπει να είναι πάνω από ένα επίπεδο. Ο επόπτης επιλέγει ποιο από τα 2 δοχεία χρησιμοποιείται. Σε περίπτωση που το α) ή το β) δεν ικανοποιούνται πρέπει να ενεργοποιηθεί το κουδούνι.



Ψηφιακά Συστήματα

Ψηφιακό κύκλωμα – Αναπαράσταση VHDL – Entity: Input/Output



```
library ieee; use ieee.std_logic_1164.all;
entity vat_buzzer is
    port (
        above_25_0, above_30_0,
        low_level_0    : in std_logic;
        above_25_1, above_30_1,
        low_level_1    : in std_logic;
        select_vat_1   : in std_logic;
        buzzer         : out std_logic );
end entity vat_buzzer;
```

Χρήση πρότυπης βιβλιοθήκης

package

Port type

Entity name


Port list

Port mode

Port name

Ψηφιακά Συστήματα

Ψηφιακό κύκλωμα – Αναπαράσταση VHDL – Structural Architecture



architecture structural of vat_buzzer is

Περιγραφή δομικών στοιχείων

```
signal below_25_0, temp_bad_0, wake_up_0 : std_logic;  
signal below_25_1, temp_bad_1, wake_up_1 : std_logic;
```

begin

-- components for vat 0

inv_0 : inv port map (above_25_0, below_25_0);

or_0a : or2 port map (above_30_0, below_25_0, temp_bad_0);

or_0b : or2 port map (temp_bad_0, low_level_0, wake_up_0);

-- components for vat 1

inv_1 : inv port map (above_25_1, below_25_1);

or_1a : or2 port map (above_30_1, below_25_1, temp_bad_1);


or_1b : or2 port map (temp_bad_1, low_level_1, wake_up_1);

select_mux : mux2 port map (wake_up_0, wake_up_1, select_vat_1, buzzer);

end architecture structural;

Ψηφιακά Συστήματα

Ψηφιακό κύκλωμα – Αναπαράσταση VHDL – Dataflow Architecture



architecture Dataflow of vat_buzzer is

begin

```
buzzer <=  low_level_1 or (above_30_1 or not above_25_1)
           when select_vat_1='1' else
           low_level_0 or (above_30_0 or not above_25_0);
```

end architecture Dataflow;

Αρχιτεκτονική
Περιγραφή της λειτουργικότητας
που προσφέρει το λογικό
κύκλωμα

Ψηφιακό κύκλωμα – Αναπαράσταση VHDL – Behavioral Architecture




```
process (low_level_1, above_30_1, above_25_1,
         low_level_1, above_30_1, above_25_1
         select_vat ) is
```

```
buzzer <=    low_level_1 or (above_30_1 or not above_25_1)
               when select_vat='1' else
low_level_0 or (above_30_0 or not above_25_0);
```

end architecture behavioral;

VHDL - VIVADO


Ψηφιακό κύκλωμα – Αναπαράσταση VHDL – Λογικές πύλες



VHDL - Vivado

Ψηφιακό κύκλωμα – VHDL: Προσομοίωση

! Προσοχή ότι δείχνουμε το μισό κύκλωμα της άσκησης



Ψηφιακό κύκλωμα – Αναπαράσταση VHDL – Προσομοίωση

```
library IEEE;use IEEE.STD_LOGIC_1164.ALL;
```

```
entity buzzer_tb is  
end entity buzzer_tb;
```

```
architecture Behavioral of buzzer_tb is
```

```
component buzzer is
```

```
port (  
  above_25_0, above_30_0, low_level_0      : in std_logic;  
  above_25_1, above_30_1, low_level_1      : in std_logic;  
  select_vat                               : in std_logic;  
  buzzer                                   : out std_logic;  
);
```

```
end component buzzer
```

```
signal above_25_0_tb, above_30_0_tb, low_level_0_tb :std_logic;  
signal above_25_1_tb, above_30_1_tb, low_level_1_tb :std_logic;  
signal select_vat_tb                               :std_logic;  
signal buzzer_tb                                    : std_logic;
```

```
begin
```

```
duv: vat_buzzer port map (above_25_0 => above_25_0_tb, above_25_1 =>  
  above_25_1_tb, above_30_0 => above_30_0_tb, above_30_1 => above_30_1_tb,  
  low_level_0 => low_level_0_tb, low_level_1 => low_level_1_tb, select_vat =>  
  select_vat_tb, buzzer => buzzer_tb);
```

```
apply_test_cases: process is
```

```
begin
```

```
  above_25_0_tb <='0'; above_25_1_tb <='0'; above_30_0_tb <='0'; above_30_1_tb  
  <='0'; low_level_0_tb <='0'; low_level_1_tb <='0'; select_vat_tb <='0'; wait for 20 ns;  
  above_25_0_tb <='1'; above_25_1_tb <='0'; above_30_0_tb <='1'; above_30_1_tb  
  <='0'; low_level_0_tb <='0'; low_level_1_tb <='0'; select_vat_tb <='0'; wait for 20 ns;  
  above_25_0_tb <='0'; above_25_1_tb <='0'; above_30_0_tb <='0'; above_30_1_tb  
  <='0'; low_level_0_tb <='1'; low_level_1_tb <='1'; select_vat_tb <='0'; wait for 20 ns;  
  above_25_0_tb <='0'; above_25_1_tb <='0'; above_30_0_tb <='0'; above_30_1_tb  
  <='0'; low_level_0_tb <='0'; low_level_1_tb <='1'; select_vat_tb <='1'; wait for 20 ns;  
  above_25_0_tb <='0'; above_25_1_tb <='0'; above_30_0_tb <='1'; above_30_1_tb  
  <='0'; low_level_0_tb <='0'; low_level_1_tb <='0'; select_vat_tb <='1'; wait for 20 ns;  
  above_25_0_tb <='0'; above_25_1_tb <='1'; above_30_0_tb <='0'; above_30_1_tb  
  <='0'; low_level_0_tb <='1'; low_level_1_tb <='0'; select_vat_tb <='0'; wait for 20 ns;  
  above_25_0_tb <='0'; above_25_1_tb <='1'; above_30_0_tb <='1'; above_30_1_tb  
  <='1'; low_level_0_tb <='1'; low_level_1_tb <='0'; select_vat_tb <='0'; wait for 20 ns;  
  above_25_0_tb <='0'; above_25_1_tb <='0'; above_30_0_tb <='0'; above_30_1_tb  
  <='1'; low_level_0_tb <='1'; low_level_1_tb <='1'; select_vat_tb <='0'; wait for 20 ns;
```


```
end process apply_test_cases;
```

```
end architecture Behavioral;
```

Συνήθως ενδεικτικές τιμές. Όχι όλος ο πίνακας αληθείας. Υπάρχει και πιο δόκιμος τρόπος

VHDL - VIVADO

Ψηφιακό κύκλωμα – Αναπαράσταση VHDL – Προσομοίωση Χρονική




VHDL - VIVADO

Ψηφιακό κύκλωμα – Αναπαράσταση VHDL – Σύνθεση

- Το εργαλείο σύνθεσης μεταφράζει το μοντέλο σε ένα κύκλωμα από ψηφιακά στοιχεία (πύλες, πολυπλέκτες, καταχωρητές, LUT) που εκτελεί την ίδια λειτουργία
- Προσδιορίζουμε στο εργαλείο
 - την τεχνολογία υλοποίησης που στοχεύουμε
 - περιορισμούς στο χρονισμό, στην επιφάνεια, κλπ.
- Επαλήθευση μετά τη σύνθεση
 - το κύκλωμα που προέκυψε από τη σύνθεση ικανοποιεί τους περιορισμούς


VHDL - VIVADO

Ψηφιακό κύκλωμα – Αναπαράσταση VHDL – Σύνθεση




VHDL - VIVADO

Ψηφιακό κύκλωμα – Αναπαράσταση VHDL – Υλοποίηση




VHDL - VIVADO

Ψηφιακό κύκλωμα – Αναπαράσταση VHDL – FPGA



VHDL - VIVADO

Ψηφιακό κύκλωμα – Αναπαράσταση VHDL – FPGA



Παροχές ΕΚΠΑ

- <https://delos365.grnet.gr/>
 - Microsoft office (Word, Excel, Powerpoint,...) σε online και σε desktop έκδοση. Έχετε χώρο και στο onedrive (1TB). Σύνδεση απλά με τα ακαδημαϊκά σας credentials.
- google.com (**ΠΡΟΣΟΧΗ**: σύνδεση ως srxxxxxxx@uoa.gr και μετά θα σας ζητηθούν τα ακαδημαϊκά σας credentials)
 - Εφαρμογές google + 50GB (google drive)
- <https://azureforeducation.microsoft.com/devtools>
 - Windows 10, 11 και εργαλεία ανάπτυξης λογισμικού της Microsoft (**ΠΡΟΣΟΧΗ**: σύνδεση ως srxxxxxxx@o365.uoa.gr και μετά θα σας ζητηθούν τα ακαδημαϊκά σας credentials)

Προσοχή! Δεν είναι βέβαιο ότι θα ισχύουν για όλα τα account και ότι είναι ενεργή η συνδρομή του ΕΚΠΑ για αυτές τις υπηρεσίες

Περίληψη

- Εισαγωγή στο «Εργαστήριο Space Data Systems»
- Μεθοδολογία σχεδίασης
- Εισαγωγή στο δυαδικό σύστημα αρίθμησης και στις λογικές πύλες
- Εισαγωγική παρουσίαση VHDL και Vivado
- Διαβάζετε το κεφάλαιο 1 (εκτός του 1.3) και τις παραγράφους 2.1 και 3.1 από το βιβλίο του Ashenden.
- Διαβάζετε τις παραγράφους 1.1, 1.2, 1.3, 1.4.1 – 1.4.5, 1.5 από το βιβλίο των Harris.
- VHDL Reference Guide:
https://peterfab.com/ref/vhdl/vhdl_renerta/source/vhd00000.htm